• <tbody id="844xo"><nobr id="844xo"></nobr></tbody>

      <bdo id="844xo"></bdo>
      <div id="844xo"><optgroup id="844xo"></optgroup></div><div id="844xo"></div>
      <nobr id="844xo"><optgroup id="844xo"></optgroup></nobr>

      <nobr id="844xo"><dfn id="844xo"></dfn></nobr><progress id="844xo"><div id="844xo"><optgroup id="844xo"></optgroup></div></progress>

      新聞中心

      EEPW首頁 > 網絡與存儲 > 業界動態 > 東芝和西數正研發128層3D NAND閃存:最早2020年上市

      東芝和西數正研發128層3D NAND閃存:最早2020年上市

      作者:時間:2019-03-08來源:IT之家收藏

        根據外媒的報道,及其戰略盟友西部數據準備推出更高密度128層3D 閃存。在的命名法中,該芯片將命名為BiCS-5。

      本文引用地址:http://www.dxpaa.com/article/201903/398321.htm

        

        據介紹,芯片將實現TLC,而不是更新的QLC。這可能是因為閃存制造商仍然對QLC芯片的低產量有擔心。該芯片的數據密度為512 Gb,新的128層芯片的容量比96層芯片多33%,可以在2020到2021年實現商業化生產。


        據報道,新芯片每單位信道的寫入性能從66 MB / s增加到132 MB / s。據報道,該芯片還采用了CuA(陣列電路),這是一種設計創新,節省了15%的芯片尺寸。



      關鍵詞: 東芝 西數 NAND

      評論

      技術專區

      關閉
      新疆11选5 500